tính chất của sản phẩm:
| LOẠI HÌNH | MÔ TẢ |
| thể loại | Mạch tích hợp (IC) Embedded - FPGA (Field Programmable Gate Array) |
| nhà chế tạo | AMD Xilinx |
| loạt | Spartan®-6 LX |
| Bưu kiện | cái mâm |
| trạng thái sản phẩm | trong kho |
| Số phòng thí nghiệm/câu lạc bộ | 1139 |
| Số phần tử logic/đơn vị | 14579 |
| Tổng số bit RAM | 589824 |
| số lượng vào/ra | 232 |
| Điện áp - Powered | 1,14V ~ 1,26V |
| Loại cài đặt | Loại gắn bề mặt |
| Nhiệt độ hoạt động | -40°C ~ 100°C (TJ) |
| Gói / Bao vây | 324-LFBGA, CSPBGA |
| Bao bì thiết bị nhà cung cấp | 324-CSPBGA (15x15) |
| Số sản phẩm cơ bản | XC6SLX16 |
báo lỗi
Tìm kiếm tham số mới
Phân loại môi trường và xuất khẩu:
| THUỘC TÍNH | MÔ TẢ |
| tình trạng RoHS | Tuân thủ thông số kỹ thuật ROHS3 |
| Mức độ nhạy cảm với độ ẩm (MSL) | 3 (168 giờ) |
| trạng thái ĐẠT | Sản phẩm KHÔNG ĐẠT ĐƯỢC |
| ECCN | 3A991D |
| HTSUS | 8542.39.0001 |
Ghi chú:
1. Tất cả các điện áp đều liên quan đến mặt đất.
2. Xem Hiệu suất giao diện cho Giao diện bộ nhớ trong Bảng 25. Phạm vi hiệu suất mở rộng được chỉ định cho các thiết kế không sử dụng
dải điện áp tiêu chuẩn VCCINT.Dải điện áp VCCINT tiêu chuẩn được sử dụng cho:
• Thiết kế không sử dụng MCB
• Thiết bị LX4
• Máy thuộc gói TQG144 hoặc CPG196
• Thiết bị có cấp tốc độ -3N
3. Độ sụt điện áp tối đa khuyến nghị cho VCCAUX là 10 mV/ms.
4. Trong quá trình cấu hình, nếu VCCO_2 là 1,8V thì VCCAUX phải là 2,5V.
5. Các thiết bị -1L yêu cầu VCCAUX = 2.5V khi sử dụng LVDS_25, LVDS_33, BLVDS_25, LVPECL_25, RSDS_25, RSDS_33, PPDS_25,
và tiêu chuẩn I/O PPDS_33 trên đầu vào.LVPECL_33 không được hỗ trợ trong các thiết bị -1L.
6. Dữ liệu cấu hình được giữ lại ngay cả khi VCCO giảm xuống 0V.
7. Bao gồm VCCO 1.2V, 1.5V, 1.8V, 2.5V và 3.3V.
8. Đối với hệ thống PCI, máy phát và máy thu phải có nguồn cung cấp chung cho VCCO.
9. Các thiết bị có cấp tốc độ -1L không hỗ trợ Xilinx PCI IP.
10. Tổng cộng không vượt quá 100 mA mỗi dãy.
11. Cần có VBATT để duy trì phím AES RAM (BBR) được hỗ trợ bằng pin khi không áp dụng VCCAUX.Khi VCCAUX được áp dụng, VBATT có thể được
không được kết nối.Khi BBR không được sử dụng, Xilinx khuyên bạn nên kết nối với VCCAUX hoặc GND.Tuy nhiên, VBATT có thể không được kết nối. Bảng dữ liệu FPGA Spartan-6: DC và Đặc điểm chuyển mạch
DS162 (v3.1.1) ngày 30 tháng 1 năm 2015
www.xilinx.com
Đặc điểm kỹ thuật sản phẩm
4
Bảng 3: Điều kiện lập trình eFUSE(1)
Biểu tượng Mô tả Min Typ Max Đơn vị
VFS(2)
cung cấp điện áp bên ngoài
3,2 3,3 3,4V
NẾU
VFS cung cấp hiện tại
– – 40mA
VCCAUX Điện áp nguồn phụ so với GND 3,2 3,3 3,45 V
RFUSE(3) Điện trở bên ngoài từ chân RFUSE đến GND 1129 1140 1151
Ω
VCCI
Điện áp nguồn bên trong so với GND 1,14 1,2 1,26 V
tj
Phạm vi nhiệt độ
15 – 85°C
Ghi chú:
1. Các thông số kỹ thuật này áp dụng trong quá trình lập trình khóa eFUSE AES.Lập trình chỉ được hỗ trợ thông qua JTAG. Phím AES chỉ
được hỗ trợ trong các thiết bị sau: LX75, LX75T, LX100, LX100T, LX150 và LX150T.
2. Khi lập trình eFUSE, VFS phải nhỏ hơn hoặc bằng VCCAUX.Khi không lập trình hoặc khi eFUSE không được sử dụng, Xilinx
khuyến nghị kết nối VFS với GND.Tuy nhiên, VFS có thể nằm trong khoảng từ GND đến 3,45 V.
3. Cần có một điện trở RFUSE khi lập trình phím eFUSE AES.Khi không lập trình hoặc khi eFUSE không được sử dụng, Xilinx
khuyến nghị kết nối chân RFUSE với VCCAUX hoặc GND.Tuy nhiên, RFUSE có thể không được kết nối.
