XA6SLX25-2CSG324Q（Được bán từ kho với bao bì gốc）

tính chất của sản phẩm:

Mô tả chung：

Dòng FPGA Xilinx Automotive (XA) Spartan®-6 cung cấp khả năng tích hợp hệ thống hàng đầu với tổng chi phí thấp nhất cho các ứng dụng ô tô khối lượng lớn.Gia đình mười thành viên mang lại mật độ mở rộng từ 3.840 đến 101.261 ô logic và khả năng kết nối nhanh hơn, toàn diện hơn.Được xây dựng trên công nghệ xử lý đồng công suất thấp 45 nm hoàn thiện mang lại sự cân bằng tối ưu giữa chi phí, điện năng và hiệu suất, dòng XA Spartan-6 cung cấp bảng tra cứu 6 đầu vào đăng ký kép mới, hiệu quả hơn (LUT ) logic và nhiều lựa chọn khối cấp độ hệ thống tích hợp sẵn.Chúng bao gồm RAM khối 18 Kb (2 x 9 Kb), lát cắt DSP48A1 thế hệ thứ hai, bộ điều khiển bộ nhớ SDRAM, khối quản lý đồng hồ chế độ hỗn hợp nâng cao, công nghệ SelectIO™, khối thu phát nối tiếp tốc độ cao được tối ưu hóa năng lượng, khối Điểm cuối tương thích PCI Express® , các chế độ quản lý năng lượng cấp hệ thống tiên tiến, các tùy chọn cấu hình tự động phát hiện và bảo mật IP nâng cao với tính năng bảo vệ AES và DNA của thiết bị.Các tính năng này cung cấp giải pháp thay thế có thể lập trình với chi phí thấp cho các sản phẩm ASIC tùy chỉnh với tính dễ sử dụng chưa từng có.FPGA XA Spartan-6 cung cấp giải pháp tốt nhất cho các thiết kế logic khối lượng lớn linh hoạt và có thể mở rộng, thiết kế xử lý DSP song song băng thông cao và các ứng dụng nhạy cảm về chi phí, nơi yêu cầu nhiều tiêu chuẩn giao tiếp.FPGA XA Spartan-6 là nền tảng silicon có thể lập trình cho Nền tảng thiết kế được nhắm mục tiêu cung cấp các thành phần phần cứng và phần mềm tích hợp cho phép các nhà thiết kế tập trung vào đổi mới ngay khi chu kỳ phát triển của họ bắt đầu.Tóm tắt các tính năng của XA Spartan-6 FPGA • Dòng XA Spartan-6: • XA Spartan-6 LX FPGA: Logic được tối ưu hóa • XA Spartan-6 LXT FPGA: Kết nối nối tiếp tốc độ cao • Nhiệt độ ô tô: • Cấp độ I: Tj = – 40°C đến +100°C • Cấp độ Q: Tj = –40°C đến +125°C • Tiêu chuẩn ô tô: • Xilinx tuân thủ ISO-TS16949 • Chứng chỉ AEC-Q100 • Tài liệu Quy trình phê duyệt bộ phận sản xuất (PPAP) • Ngoài tiêu chuẩn AEC-Q100, có sẵn theo yêu cầu • Được thiết kế với chi phí thấp • Nhiều khối tích hợp hiệu quả • Lựa chọn tiêu chuẩn I/O được tối ưu hóa • Tấm đệm so le • Gói liên kết bằng dây nhựa khối lượng lớn • Công suất tĩnh và động thấp • Quy trình 45 nm được tối ưu hóa cho chi phí và công suất thấp • Chế độ tắt nguồn ngủ đông để có nguồn điện bằng 0 • Chế độ treo duy trì trạng thái và cấu hình với đánh thức nhiều chân, tăng cường kiểm soát • Điện áp lõi 1,2V hiệu suất cao (FPGA LX và LXT, cấp tốc độ -2 và -3) • Ngân hàng giao diện SelectIO đa tiêu chuẩn, đa điện áp • Tốc độ truyền dữ liệu lên tới 1.080 Mb/giây trên mỗiI/O khác biệt • Ổ đĩa đầu ra có thể lựa chọn, lên đến 24 mA mỗi chân • Các tiêu chuẩn và giao thức 3,3V đến 1,2VI/O • Giao diện bộ nhớ HSTL và SSTL chi phí thấp • Tuân thủ trao đổi nóng • Tốc độ xoay I/O có thể điều chỉnh để cải thiện tính toàn vẹn của tín hiệu • Bộ thu phát nối tiếp GTP tốc độ cao trong LXT FPGA • Lên đến 3,2 Gb/s • Giao diện tốc độ cao bao gồm: Serial ATA và PCI Express • Các lát DSP48A1 hiệu quả • Xử lý tín hiệu và số học hiệu suất cao • Hệ số nhân 18 x 18 và 48 nhanh bộ tích lũy -bit • Khả năng tạo đường ống và xếp tầng • Bộ bổ sung trước để hỗ trợ các ứng dụng bộ lọc • Các khối Bộ điều khiển bộ nhớ tích hợp • Hỗ trợ DDR, DDR2, DDR3 và LPDDR • Tốc độ dữ liệu lên tới 800 Mb/s • Cấu trúc bus đa cổng với FIFO độc lập để giảm các vấn đề về thời gian thiết kế • Nguồn logic dồi dào với khả năng logic tăng lên • Thanh ghi dịch chuyển tùy chọn hoặc hỗ trợ RAM phân tán • LUT 6 đầu vào hiệu quả cải thiện hiệu suất và giảm thiểu điện năng • LUT với flip-flop kép cho các ứng dụng tập trung vào đường ống • Khối RAM wvới phạm vi chi tiết rộng • RAM khối nhanh với khả năng ghi byte • Khối 18 Kb có thể được lập trình tùy chọn dưới dạng hai RAM khối 9 Kb độc lập • Ô quản lý đồng hồ (CMT) để nâng cao hiệu suất • Xung nhịp thấp, linh hoạt • Trình quản lý đồng hồ kỹ thuật số (DCM) loại bỏ độ lệch của đồng hồ và biến dạng chu kỳ nhiệm vụ • Vòng lặp khóa pha (PLL) để tạo xung nhịp có độ giật thấp • Tổng hợp tần số với phép nhân, chia và dịch pha đồng thời • Mười sáu mạng đồng hồ toàn cầu có độ lệch thấp • Cấu hình đơn giản, hỗ trợ hiệu suất thấp tiêu chuẩn chi phí • Cấu hình tự động phát hiện 2 chân • Hỗ trợ SPI rộng của bên thứ ba (tối đa x4) và NOR flash • Hỗ trợ MultiBoot để nâng cấp từ xa với nhiều luồng bit, sử dụng cơ quan giám sát bảo vệ • Tăng cường bảo mật để bảo vệ thiết kế • Định danh DNA thiết bị duy nhất cho xác thực thiết kế • Mã hóa luồng bit AES trong các thiết bị XA6SLX75, XA6SLX75T và XA6SLX100 • Khối Điểm cuối tích hợp cho các thiết kế PCI Express (LXT) • Công nghệ PCI® chi phí thấp support tương thích với đặc tả 33 MHz, 32 và 64 bit.• Xử lý nhúng nhanh hơn với bộ xử lý mềm 32 bit MicroBlaze™ nâng cao, chi phí thấp • Thiết kế tham chiếu và IP hàng đầu trong ngành • Hệ sinh thái bên thứ ba dành riêng cho ô tô mạnh mẽ với IP, bảng phát triển và dịch vụ thiết kế